Naviga IRIS

Sfoglia per Rivista IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS

Ordina per:

In ordine:

Risultati/Pagina

Vai a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

o inserisci le iniziali:

Mostrati risultati da 1 a 6 di 6

2011-01-01 Palesi, Maurizio; G., Ascia; F., Fazzino; V., Catania

2010-01-01 Palesi, Maurizio; Kumar, S; Catania, V.

2015-01-01 Jafarzadeh, Nima; Palesi, Maurizio; Eskandari, Saeedeh; Hessabi, Shaahin; Afzali Kusha, Ali

2005-01-01 Ascia, G; Catania, V.; Palesi, Maurizio

2015-01-01 Tang, Minghua; Lin, Xiaola; Palesi, Maurizio

2016-01-01 Mineo, Andrea; Palesi, Maurizio; Ascia, Giuseppe; Pande, Partha; Catania, Vincenzo

Titolo	Data di pubblicazione	Autore(i)
Data Encoding Schemes in Networks on Chip	1-gen-2011	Palesi, Maurizio; G., Ascia; F., Fazzino; V., Catania
Leveraging Partially Faulty Links Usage for Enhancing Yield and Performance in Networks on Chip	1-gen-2010	Palesi, Maurizio; Kumar, S; Catania, V.
Low Energy yet Reliable Data Communication Scheme for Networks on Chip	1-gen-2015	Jafarzadeh, Nima; Palesi, Maurizio; Eskandari, Saeedeh; Hessabi, Shaahin; Afzali Kusha, Ali
Multiobjective Genetic Approach for System-Level Exploration in Parameterized Systems-on-a-Chip	1-gen-2005	Ascia, G; Catania, V.; Palesi, Maurizio
An Offline Method for Designing Adaptive Routing Based on Pressure Model	1-gen-2015	Tang, Minghua; Lin, Xiaola; Palesi, Maurizio
On-Chip Communication Energy Reduction through Reliability Aware Adaptive Voltage Swing Scaling	1-gen-2016	Mineo, Andrea; Palesi, Maurizio; Ascia, Giuseppe; Pande, Partha; Catania, Vincenzo

Mostrati risultati da 1 a 6 di 6